عنوان مقاله :
طراحی و پیاده‌سازی بخش S-Box الگوریتم رایندال به‌صورت مدار ترکیبی بر روی FPGA باهدف افزایش گذردهی الگوریتم
نویسندگان :
پرهام دری
علی قیاسیان
حسین سعیدی
چکیده مقاله:
الگوریتم رمزنگاری AES یا رایندال (Rijndael) یکی از متداولترین الگوریتم‌های رمزنگاری متقارن است. به علت قابلیت‌های این الگوریتم، آن را می‌توان بر روی بسترهای مختلفی ازجمله بر روی بسترهای سخت‌افزاری پیاده‌سازی کرد. معمولاً در پیاده‌سازی‌های سخت‌افزاری افزایش گذردهی طراحی و کاهش میزان منابع مصرفی دو هدف اصلی می‌باشد. ازآن‌جاکه در این الگوریتم قسمت S-Box بخش بحرانی جهت دستیابی به این اهداف است، مقالات متعددی به ارائه راهکارهایی جهت پیاده‌سازی این بخش پرداخته‌اند. این مقاله نیز به ارائه یک مدار ترکیبی به منظور پیاده‌سازی S-Box استفاده شده در تبدل جایگشت بایت در الگوریتم رایندال می‌پردازد.
نتایج حاصل در مرحله Place & Route نشان می‌دهد که این معماری میزان 47 slices مصرف کرده و بیشترین فرکانس پالس ساعتی که قادر است با آن عمل کند بر روی تراشه Virtex4 FPGA (xc4vlx25) ، برابر با 350.14 MHz می‌باشد. همچنین این نتایج با استفاده از نرمافزار Xilinx ISE 13.4 به‌دست‌آمده است.
کلمات کلیدی:
مدار ترکیبی، Rijndael S-box ، FPGA ، Xilinx
تعداد صفحات: 6 برگ
حجم فایل: 1.17 مگابایت
رمز فایل: www.aiapir.com
زبان مقاله : فارسی
دانلود رایگان مقاله طراحی و پیاده‌سازی بخش S-Box الگوریتم رایندال
